⑫公關特許公報(A) ^五

平3-228377

®Int.Cl. ⁵

識別記号

庁内築理番号

❸公開 平成3年(1991)10月9日

H 01 L 29/788 27/04 27/115 29/792

A 7514-5F

7514-5F 8831-5F

29/78 3 7 1 27/10 4 3 4

審査請求 有

H 01 L

❷発明の名称 半導体装置

②特 願 平2-22123

②出 願 平2(1990)2月2日

70発明者 吉田

正 之

神奈川県川崎市幸区小向東芝町 1 株式会社東芝多廖川工

場内

⑫発明者 佐伯

弘 神奈

神奈川県川崎市幸区小向東芝町1 株式会社東芝多岡川工

場内

⑫発明者品田 —

莪 神奈川県川崎市幸区小向東芝町1

株式会社東芝多摩川工

場内

⑪出 顋 人 株式会社東芝

神奈川県川崎市幸区堀川町72番地

四代 理 人 弁理士 則近 惡佑 外1名

明白田日

1. 発明の名称

半琐体签缸

2. 特許請求の范囲

少なくとも2本以上のローアドレスに接続されているセルの全部を同時に消去する E² PRO Mからなる第1の記憶領域と、1本のローアドレスに接続されているセルの全部または一部を同時に消去する E² PRO Mからなる第2の記位領域とを具置することを特徴とする半導体装置。

3. 発明の詳細な説明

[発明の目的]

(産 段上の利用分野)

この発明は、不切発性半却体鉄記に関する。

(従来の技術)

第4図に示すように、従来、1チップマイクロコンピュータ70には、流算を司るCPU(Cent ral Processing Unit) 71、比傚的大容量(数 K~数十 K パイト)のプログラムデータを記憶するプログラムメモリと、比傚的小容量(1 K ビット

程度)の致血データを記憶するデータメモリ、豆 に、初り込みコントローラ部72、タイマ部(図示 せず)などが搭段されている。プログラムメモリ として、Mask ROM (マスクプログラム可 能な銃み出し専用メモリ) 18が、データメモリと LTSRAM (Static Randon Access read writ e Heoory)14が用いられている。これは、プログ ラムメモリの内容であるプログラムデータは致创 データに比べ大容員であるが自む望えの別配が少 なく、データメモリの内容である竝臼データは、 プログラムデータに比べて自自登えの図庇が多く、 部分的なな音響えが要求されるという考え方に茲 づいている。また、この他には、プログラムメモ ROM & データメモリにE 2 PR O M (Electrically Erasable Programmable Read Oaly Henory) を用いたもの、プログラムメモリ E P R O M (Erasable Programmable Read Onl y Henory) をデータメモリにSRAMを用いたも の、プログラムメモリにEPROMをデータメモ `リにE²PROMを用いたもの、あるいは、プロ

グラムメモリにもデータメモリにもE² PROM を用いる切合があった。しかし、上記のようなブログラムメモリとデータメモリの組み合わせを用いて突現した1チップマイクロコンピュータでは以下に示すような問題点があった。

第1に、プログラムメモリにMassk ROMを用いたマイクロコンピュータでは、プログラムデータが負担回路の毀造工程中に造り込まれるでのデータの造り込みは、ガラスマスクによって行われるため、ユーザがプログラムを確定している。またての別品を入手するまでの別間だされた均合をないたのMassk ROMは、修正することができないため、製品をすべて隠殺せねばならなくなる。当れか、 タを自き替えることは不可能であり、マイクロコンピュータは汎用性の低い

第2に、プログラムメモリにEPROMを用いたマイクロコンピュータでは、メモリの内容を 湖去するためにパッケージに窓を付け、チップに 袰外線を照別する必要がある。この場合、窓付き

バックアップが必要である。また、忍常、 S R A M は 1 セル当り (1 ピットを記憶するために) 、6 つのトランジスタが必要であり、データメモリ部分のチップ面和が大きくなってしまう。

第4に、プログラムメモリにE² PROMを用いた切合には、E² PROMはSRAMと比咬すれば1セル当りのチップ面和は小さいが、それでもプログラムメモリは比较的大容量であるので、マイクロコンピュータとしてのチップは大きくなってしまう。つまり、1チップマイクロコンピュータのプログラムメモリとしてE² PROMを用いた切合には、大容量のプログラムメモリを実現することができなかった。

本鬼明は、上配のような点にほろ、大容量で、かつ、部分的な合き智えの必要がないデータと、 比較的小容量で、かつ、部分的に(1 バイト〜数 バイト単位で)合いを記が必要なデータとを記憶 可能で、かつ、バッテリによるバックアップを必 要としない半弱体装置を低コストで提供すること

セラミックパッケージは召客のプラスチックパッ ケージに比べて高値であり、コスト群となる。豆 に、マイクロコンピュータがシステムに組み込ま れたまま、あるいは、頭作状窓では、メモリの内 容の口を替えが不可能であり、口を替えの尿にマ イクロコンピュータチップあるいはマイクロコン ピュータチップが搭段されたポードを取り出す必 ・妥があり、なき望えに憂する時間が長くなってし まう。また、同一チップ上にEPPROMが混以 されている切合には、EPROMの内容だけを阅 去することが不可能である。例えば、EPROM の内容であるプログラムデータのみを齎き留えた い場合でも、E'PROMの内容である鉄道デー タ も同時に消去されてしまう。 更に、 負 粒 回路で は、信頭性試験のため口を込み・消去を関り返し テストする必要があるが、EPROMは無外線に より内容を消去するため、テスト時間が畏くなる。

第3に、データメモリとしてSRAMを用いた場合には、SRAMは口頭が常に印加されていないと内容が保持できないため、パッテリによる

を目的とする。

[発明の収成]

(取局を解決するための手段)

上記目的を解決するために、本発明による半 事体装記は、少なくとも2本以上のローアドレス に接続されているセルの全部を同時に消去する E² PROMからなる第1の配憶領域と、1本の ローアドレスに接続されているセルの全部または 一部を同時に消去するE² PROMからなる第2 の記憶領域とを異のすることを特徴とする。

(作用)

本発明により提供される半辺体 無豆は、大容 口で、かつ、口気的に 口き 智え可能な 第 1 の配位 領域と、比 頭的小容 口で、パッテリによる パックアップを必受とせず、かつ、部分的に (1 パイト 一致パイト単位で) 口き 留えが 可確な 第 2 ので、比 效的大容 口であっても、部分的に 口き 智える ことの な の データ で は ある が 大容 口を必要としないデータの 両方を 配 ⑫ するこ

とができる。

(穿放例)

以下、第1図~第3図をお照して、本発明の 実施例に係る半収体装訂について説明する。

第1図は、本発明の一実総例に係わる半辺体 装記を示す断面図である。本実施例では、少なく とも2本以上のローアドレスに撥放されているセ ルの全部を同時に消去する第1の配換領域を、F 1ash-E²PROM(一括消去型E²PRO M)で、1本のローアドレスに接続されているセ ルの全部または一部を消去する第2の配价領域を、 E²PROM(バイト消去可能な)で実現する。

第2図(a)~(c)は、第1図に示す半導体装紅を製造工程度に示した筋面図である。

第 1 図および第 2 図において、 1 は、 E 2 PR 0 M形成領域 I と F 1 a s h - E 2 PR 0 M形成領域 II とを区別する破線、 2 は、 F 1 a s h - E 2 PR 0 M形成領域 II と を区別する破線、 2 は、 F 1 a s h - E 2 PR 0 M形成領域 II と 高計圧 M 0 S (Hetal 0 xide Seniconductor) トランジスタ形成領域 II とを区別する破線、 3 は、 高計圧 M 0 S トランジス

ク形成領域皿と管理回路部形成領域IVとを区別する殴窃である。

類3 図 (2) 、 (b) は、それぞれは 1 の足 位領以、第 2 の記憶照駁の消去方法の資金を提明 するものである。

同図(8)において 100は1バイト分のデータを記憶する領域で、 100°のような8 色のメモリセルで构成される。 101および 102はローアドレスである。一本のローアドレスには、1バイト分のデータを記憶する 100のような領域が数包盤競されている。そして、多致のメモリセルが登覧されたローアドレスの並びとして、記憶領域が形成されている。第1の記憶領域においては、2本以上のローアドレス 101、 102に設設されているセルの全部 108が同時に商去される。

同図(b)において、 104は1パイト分のデータを記憶する領域で、8個のメモリセルで領域される。 105はローアドレスである。 第1の記憶領域とは具なり、第2の記憶領域においては、1本のローアドレス 105に接続されているセルの一

郎 106を消去が同時に消去される。

まず、第1図に示すように、p型半砂体基板 11上には、フィールド取化刷12が形成され、領域。 1~領域Ⅳに、それぞれ分離されている。まず、 領域Iにおいては、p型半事体基板II上に第1の ソース/ドレイン領域13が形成され、これら第1 のソース/ドレイン領域13の相互問には、第2の ソース/ドレイン領域14が形成されている。第2 のソース/ドレイン領域14には、これと絵してn 型の拡散乃14~が形成されている。また、第1の ソース/ドレイン領域13の相互間と、均2のソー スノドレイン領域14の相互問とに形成されるチャ ネル領域上には、厚さ300人の類1のゲート欧 化口15が形成されている。ただし、第1のゲート 取化以15の一部は、第2のソース/ドレイン気軽 14上で、早さ100人の第2のゲート酸化以18で 形成されるトンネル取化以となっている。これら の第1のゲート歐化員15上とトンネル酸化與上と には、第1のポリシリコン似により形成されたフ ローティングゲート17が設けられ、このフローテ

ィングゲート17上には、収さ500人の均3のゲ - ト取化以からなるPoly-Poly欧化以 (フローティングゲートとコントロールゲートの 間の酸化収をいう。)18が形成され、更に、この Poly-Poly取化以18上には、第2のポリ シリコン風により形成されるコントロールゲート 19が設けられている。この2別のゲートを持つト ランジスタが、突碌に写荷を招える目さをする。 また、第1のゲート酸化口15上には、第1のポリ シリコン門により形成されたセレクトゲート20が 設けられ、この部分がフローティングゲート17へ の口荷の注入を斜卸する口をを持つ辺択トランジ スタとなる。全面には、凸凹絶母口21が形成され、 この日間絶級口21には、ソース/ドレイン例如に 辺じるコンタクトホール設けられている。コンタ クトホール内には、Ast 配線22が形成され、この A R 配約22上と別問題の口21上とには、裏面保証 のためのパッシベーション口23が形成されている。 突碌には、似切りには上配の2つのドランジスタ からなるメモリセルを収斂含むメモリセルアレイ

が形成されている。

次に、領域Ⅱにおいては、p型半導体益板il 上に箔3のソース/ドレイン倒域24が形成され、 このソース/ドレイン領域24の相互問に形成され るチャネル領域上には、厚さ100人の超2のゲ - ト敗化以18が形成されている。この第2のゲー ト畝化員18上には、第1のポリシリコン間により 形成されたフローティングゲート25が設けられ、 このフローティングゲート25上には、厚さ500 人の勾ろのゲート取化瓜からなるPoly-Po l y 敢化以 28が形成されている。この P o l y -Poly 取化間28上と第2のゲート酸化刷16上と には、第2のポリシリコンNにより形成されるコ ントロールゲート27が設けられている。また、全 面には、灯筒絶徴以21が形成され、この灯筒絶録 Q 21には、ソース/ドレイン鋼域に到じるコンタ クトホール設けられている。コンタクトホール内 には、A g 配線 22が形成され、この A g 配線 22上 と月間絶世以21上とには、衰面保証のためのパッ シベーション園 23が形成されている。 爽原には、

母後に、領域Ⅳにおいては、p型半型体器板 11上に、益版よりも高い不純物組度の深い拡散形 であるp^-ウェル82と、n-ウェル28とが形成 され、p・ - ウェル32中には、第6のソース/ド レイン領域33が、nーウェル中28には、第7のソ - スノドレイン領域 34が形成されている。 箔6の ソースノドレイン領域33の相互問と、第7のソー スノドレイン気気34の相互間に形成されるチャネ ル匈地上には厚さ250人の頃4のゲート酸化以 35が形成されていれ、この勾4のゲート畝化口85 ート回忆38を、第1のポリシリコンQにより殴け ている。全面には、55間絶数以21が形成され、こ の月間絶点員21には、ソース/ドレイン領域に母 じるコンタクトホール 趾けられている。 コンタク トホール内には、A』配類22が形成され、このA 8 配約22上と別問節は取り21上とには、表面保収の ためのパッシベーションQ28が形成されている。

以上が、本発明の一実施例に係わる半事体領 口の知道である。 領域目には上記の1つのトランジスタからなるメモリセルを切毀含むメモリセルアレイが形成されている。

次に、飯城皿においては、p型半導体基板11 上に、n型の深い拡致層であるn-ウェルと、均・ 4のソース/ドレイン領域29が形成され、n-ウ ェル28中には、更に、第5のソース/ドレイン贸 城30が形成されている。これら、第4のソース/ ドレイン質域29の相互問と、第5のソース/ドレ イン領域30の相互間とに形成されるチャネル貿灯 上には耳さ300人の第1のゲート敗化以が形成 されている。この第1のゲート敵化Q15上には、 高耐圧MOSトランジスタのゲート電極31を、築 1のポリシリコン邸により形成している。また、 全面には、沿間絶役員21が形成され、この口間絶 な風 21には、ソース/ドレイン領域に過じるコン タクトホール設けられている。コンタクトホール 内には、Ag 配線 22が形成され、この Ag 配線 22 上と眉間絶数以21上とには、衰面保留のためのパ ァシベーション反28が形成されている。

次に、本発明の一変施例に係わる半導体装証の製造方法について述べる。

まず、第2図(a)に示すように、p型半郡体 芸板11上に、フォトリングラフィー工程及び不 地物イオン注入により、nーウェル 28、p・一ウェル 32とシリコン酸化 58とを形成する。この役、シリコン 37を余子領域を形成する部分にの 4 取化するいわゆる 辺択酸化 法により、 1000 の 12を形成する。また、 余子領域 間には、必要に応じてチャネルストップのためのイオン注入を行い(図示せず)、 余子分屋の耐圧を上げて おく。

次に、同図(b)に示すように、シリコン窓化口 87とシリコン酸化口 38とを別位した欲、 酸密努 囲気中で 芸板を酸化することにより、 口さ 3000 人類 1のゲート酸化口 15を 窓子 領域に形成する。これは領域ロの 50 日 10 日 2 PRO Mセルのトンネル酸化口以外のゲート酸化口に用いられる部分で

ある。次に、領域Iにおける半辺体 基板 11の所定の部分に対して、フォトレジストによるマスクを用いて、辺択的にn 型の拡破 114 を形成する。この後、E・PROMせルの第1のゲート 酸化 刷 15とをフッ酸系の溶液で到避し、露出した半辺体 基板 11を酸化することによりこの領域に100人の 知い第2のゲート 酸化 16を形成する。これはE・PROMせルのゲート酸化 100人のである。

次に、同図(c)に示すように、第1のポリシリコン閣をCVD(Ceolcal Vapor Deposition)法により全面に堆積し、熔鉱散をしてこのポリシリコン扇の弱質性を増した後、セレクトゲート20と、F1ash-E² PROMセルのフローティングゲート18と、高耐圧MOSトランジスタのゲート窓極31とを形成するためにのRIE(Reactive ion Etching)を行う。この際、領域IVの第1のポリシリコン刷17とその下の第1のゲート酸化口15とを剥倒する。次に、映象雰囲気中で厚さ2

次に、第1図に示すように、全面に PD 間絶級 取21を形成した後、この PB 間絶母 PB 7 の ソース ア ッチングして、第1及び、第3~第7のソース ノ ドレイン領域に PB 2 0 との PP 7 の PP

50 Aの第4のゲート酸化口35を形成し、剱均 N の曽母回路部を相成するトランジスタのゲートの 化周とする。なお、このほ、E'PROMセルと Flash-E²PROMセルとの勾1のポリシ リコン以上15には、早さ500人の只ろのポリシ リコン敏化口が形成される。役に、これはE2p ROMセルのPoly-Poly配化刷18とFl ash-E'PROMenoPoly-Poly 酸化風26とになる。そして、気2のポリシリコン 取を C V D 法により全面に堆取し、 第 1 のポリシ リコン鼠と同根に約拡竄をしてこのポリシリコン 取の斑母性を増す。この役、RIEすることによ り、E 2 PROMセルのコントロールゲート19と、 Poly-Poly酸化口18と、フローティング ゲート17と、F1ash-EzPROMセルのコ ントロールゲート27と、跨型回路部を初成するト ランジスタのゲート目松38とを形成する。次に、 E² PROMセルのコントロールゲート19とセレ クトゲート20と、Finsh-Ei PROMセル のコントロールゲート27と、AIDEMOSトラン

以上が本発明の一変超例に係わる半導体記憶装置の認識方法である。

Flash-E'PROMは、多紋のセルを 「一括」して消去するもので、特定の1ピットの みのを選択的に消去することはできないが、セル 面観が比較的小さいため、大容量のプログラムメ モリが突現可能で、バッテリによるバックアップ を必憂としない。第6図(a)(b)(c)は、 それぞれ、同一デザインルール(1.5μ) で設 計した場合のFiash-E² PROMセル、窝 外線消去型EPROMセル、E'2 PROMセルの 平面図を示す。同図(a)において、51は消去ゲ ート、52はフローティングゲート、58はコントロ ールゲート、54はフィールド取化口である。周囲 (b)において、55はフローティングゲート、58 はコントロールゲート、57はフィールド畝化口で ある。同図(c)において、58はセレクトゲート、 59はフローティングゲート、80はコントロールゲ ート、61はフィールド敗化刷、62はトンネル畝化 口62である。同図から、Flash-E²PRO

なお、プログラムメモリは、F185h-E ² PROMに限られるものではなく、例えば、プ

が必要なデータとを記憶可能で、かつ、バッテリによるバックアップを必要としない半導体装配を低コストで提供することができる。

4. 図面の簡単な説明・

第1 図は、本発明の一突筋例に係わる半辺体装印の設念を示す所面図、第2 図は、第1 図に示した半辺体装印を製造工程域に示した新面図、第3 図は、第3 図は、第1 の配位領域および第2 の配位領域の消去方法の概念を説明する図、第4 図は、ワンチップマイコンに本処明を適用した場合の平面図、第5 図は、Fiash-EPROMセル、第外線消去型EPROMセル、EPROMセルを示す平面図である。

11… p 選半 型 体 器 板 、 12… フィール ド 欧 化 印 、 18… 第 1 の ソース / ドレイン 領 域 、 14… 第 2 の ソース / ドレイン 領 域 、 14 … n 型 鉱 貸 印 、 15 … 第 1 の ゲート 欧 化 印 、 16 … 第 2 の ゲート 欧 化 印 、 17 … フローティングゲート 、 18… P o 1 y - P o 1 y 取 化 印 、 19… コントロールゲート 、 20… セレク

ログラムデータ中のある一部分のみが非常に良く 口き望えられる切合には、この部分をバイト消去・バイトむき込み可能なE² PROMに紀位してもよい。あるいは、致位データであっても殆どむき替えられることがない切合には、プログラムデータとともにFlash-E² PROMに紀位させてもよい。


上記のような半辺体装置においては、チップ に無外線を照射する必要がないため、安価なブラ スチックバッケージに對入することができる。


本 発 明 の 一 実 施 例 に 係 る ワ ン チ ッ プ マ イ コ ン の 平 面 図 を 第 5 図 に 示 す 。 こ の ワ ン チ ッ プ マ イ コ ン 8 0 に お い て は 、 コ ン ト ロ ー ラ 部 8 1 、 C P U 8 2 、 F i ash - E² PRO M 8 3 、 E² PRO M 8 4 、 SRAM 8 5 が 図 の よ う に レ イ ア ウ ト さ れ て い る 。

[発明の効果]

以上、説明したように本発明の半可体装配では、大容型で、部分的な (1パイト単位での) なき 智えの必要がないデータと、比較的小容型で、部分的に (1パイト~致パイト単位で) むき 智え


トゲート、21… A P 配線、22… D 間絶短線、23… パッシベーション脳、24… 第 3 のソース / ドレイ ン領域、25… フローティングゲート、28… P o 1 ソー P o 1 y 酸化駅、21… コントロールゲート、 28… n ーウェル、29… 第 4 のソース / ドレイン領域、31… ゲートで極、32… p・ ーウェル、33… 第 6 のソース / ドレイン領域、34… 第 7 のソース / ドレイン領域、35… 第 3 のゲート 飲化 Q 、88… ゲート Q 極。






FH 008422


特閒平3-228377 (8)




第3团(a)

第3 团 (b)





有与国



第 5 凹

FH 008423

PATENT ABSTRACTS OF JAPAN

(11) Publication number: 03228377 A

(43) Date of publication of application: 09 . 10 . 91

(51) Int. CI

H01L 29/788

H01L 27/04 H01L 27/115 H01L 29/792

(21) Application number: 02022123

number: 02022123 (71) Appl

(22) Date of filing: 02 . 02 . 90

(71) Applicant:

TOSHIBA CORP

(72) Inventor:

YOSHIDA MASAYUKI SAEKI YUKIHIRO SHINADA KAZUYOSHI

(54) SEMICONDUCTOR DEVICE

(57) Abstract:

PURPOSE: To store a large volume of data requiring no partial rewriting and relatively small volume of data requiring partial rewriting by providing a first memory area for simultaneously erasing all of cells connected to two or more row addresses, and a second memory area for simultaneously erasing a part or all of cells connected to one row address.

CONSTITUTION: An area 100 for storing 1-byte date has 8 memory cells 100. Several areas for respectively storing 1-byte data are respectively connected to row addresses 101, 102. All cells 103 connected to two or more row addresses 101, 102 are simultaneously erased in the first memory area made of a Fiash-E² PROM. On the other hand, an area 104 for storing 1-byte data similarly has 8 memory cells. However, in the second area made of the E²PROM different from the first area, parts 106 of the cells connected to one row address 105 are simultaneously erased.

COPYRIGHT: (C)1991, JPO&Japio

